始めて書き込みます。落合と申します。 > 以下のようにしました > 1.8251のD0-D7 → SRAMのD0-D7に接続 > 2.8251のC/Dは CPUはA0に接続 > 3.8251のRDは CPUのRDに > 4.8251のWRは CPうのHWRに > 5.8251のCSは CPUのCS2に > 6.8251のDSRとDTR、 CTSとRTSはそれぞれ > 接続 8ビットバスアクセスはD8〜D15を介して行うと思うのですがいかがでしょうか? 動作モードも関係するかもしれません。モードいくつで動作させてますか? それ以外は特に問題ないと思います。 Masahiro Ochiai 落合 正弘 http://strawberry-linux.com/h8/