おはようございます。 廣田です。 On Sat, 5 Jul 2003 05:30:02 +0900 (JST), <watson8@xxxxxxxxxxxxx> wrote: > いたく野次馬根性をくすぐられてしまいました。(^^;) > BRRの設定だけならたいていゴミ(四角とか半角カナとか)がでそうですが > それも出ないわけですか？ 私も3048F/3052Bを使っている身ですので興味深く読ませてもらいました。 私の場合、アセンブラですので48/52のBRR設定値をリンク時のsubで DEFINE $BRR(13) ;for H8/3052B 38400bps(fosc=24.576MHz) として、SCI関係はすんなり動きましたので48/52のSCI機能の差は無いと思って います。 > 最近経験したのですが、IRQ4を(P9.DDRで)出力に設定して、 > 3052F: P9.DRで0を叩くとIRQ4が発生する(実験済) > 3048F: IRQ4は入力のまま？(INTC.IERの設定が優先する？配布ソースからの想像) > ということがありました。 > 3052Fのマニュアル(9.10.1章)には >> IRQ5 、IRQ4 の機能は端子の入出力にかかわらずIER をセットすることにより選択されます。 > とあるのですけど… > ひょっとしてSCI1の設定で出力になるはずのTxDが3052Fでは入力のままになってるとか… > 謎です。 これはP9の該当ピンが、単に共通になっているだけであって「それぞれの機能は、それぞれの レジスタを設定しないといけませんよ。」とマニュアルで言っているだけだと理解しています。 ですからポートの設定を出力にしても、同じピンを共有しているIRQ4ピンの機能が停止される わけではなく、IRQ4Eを有効にしておくとこのピンがlowになったらIRQ4が発生する。 事の善し悪しは判断つきかねますが、そう言う仕様になっているとしか言いようが無いですね。 でも、考え方を変えると「自身でポートを叩くと割り込みが発生する」という機能は何かに 使えますね。用途をすぐには思いつきませんが。 48/52の差違で気に入らないのは 「RAMCR」レジスタのアドレスがひとつずれている事です。 「なんで？これがずれているの？」 と思ってしまいました。仕様といえば仕様なのですが、どなたかずらした理由を知っている方は 居ませんか？ -- // Using M2, Opera's revolutionary e-mail client: http://www.opera.com/m2/-- Name "Hirota Masataka" Address mhirota@xxxxxxxxxxxxx -*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*-*- *
