[H8-ML(1106)] Re: 内蔵I/O編 2.14 ブロック転送について
From: 廣田 正孝 <mhirota@xxxxxxxxxxxxx>
Date: 2001年04月24日(火)20時37分18秒
 こんばんは。廣田@本庄です。
Kohya Gotoh wrote:
> おお、DREQ割り込みで動作してますね。
> ただ、そのままだと
>   ■1回しかDMA出力しない。
>     (これは、CRCのIフラグが1のままだからですよね)
 DMAはCCRの割り込みマスクビットに関係なく動作するはずです。 DMA終了の
割り込みがCPUに届かないだけです。
DREQpinにスイッチなどでDMA要求を入力すると、スイッチのチャタリングで
要求が複数回掛かってしまい、DMACが複数回転送動作をやってしまいます。
この転送時間はスイッチのチャタリングより遙かに短い時間です。

>   ■PA-0だけ、電源投入直後(割込み前)既に"Hi"状態です。
  初期化して出力設定、0データ出力までの間は入力ですからオシロ等で
さわると不安定になります。が、完全にHIGHならどこかとショートも
疑いましょう。
 
> PA-0のポートだけ、0の出力設定のはずなのに"Hi"で出力されてる
 DMA前に、デバッグモニタ等でポートAを読み書きしてみて正常に
動くか確認がさきですね。

-- 
/******************************************************************************
Name: 廣田 正孝 "Masataka Hirota"
E-mail address:  mhirota@xxxxxxxxxxxxx
                 GCD03040@xxxxxxxxxxx
******************************************************************************/
スレッド概略
[1098(R)](起点)
 └[1105(U)]
   └[表示中]
     └[1109(1)]


投稿順に移動
[←前の記事へ(P)]
[→次の記事へ(N)]


リスト表示へ
[このスレッド(T)]
[本記事の前後(L)]