[H8-ML(4112)] Re: GPIO の出力を増やす方法
From: hamayan <hamayan@xxxxxxxxxxxxxxxx>
Date: 2003年11月16日(日)07時31分21秒
hamayan です。

nisshan> シフトレジスタでなく、パラレルのラッチ(レジスタ)で出来るのではないかと。
nisshan> 
nisshan> 8bit出力のパラレルラッチを8個用い、
nisshan>  H8とデータ入力(8bit)とOE(Output Enable)を共用で接続、
nisshan>  H8と各ICのLE(Latch Enable)を一本づつ接続、
nisshan> とすると、8+1+8で17本でいけます。この数だと大丈夫です。
nisshan> (欲しい64本のH/L出力は、外部機器へのGATE信号を出すという目的でして、全て
nisshan> 同じ扱いです。)

nisshan> ↑のように考えましたが、このパラレルラッチの繋ぎ方に何か問題があれば、ご

良いのではないのでしょうか。
シリ/パラ変換とか、特殊ICとか、FPGAとか、CPLDとか、SH7055等
色々出てきましたが、配線の手間が有るとは言え、一つのICの使い
方をマスターすれば動かすことができる標準ロジックが、電子工作
には適していると思います。

上記で気を付ける部分があるとすれば、不定な状態をどうするか?
と言う事ですね。
例えば制御線をH8のポートから作る訳ですが、H8のポートには不定
な時間が存在しますので、その間にレベルが固定できるようにします。
ロジックのLEの論理レベルが"H"ならば、プルダウンするとかです。

同様にロジックのOEを使う場合も出力は3ステートになるので不定な
状態になります。これもゲートの論理に合わせてプルダウンなり、
プルアップなりします。

電源立ち上がり直後の状態を安定させたいなら、74LS273の様にクリ
ア入力付きレジスタを私は良く使います。リセット信号をクリア入力
に接続します。
スレッド概略
[表示中](起点)
 └[4118(1)]


投稿順に移動
[←前の記事へ(P)]
[→次の記事へ(N)]


リスト表示へ
[このスレッド(T)]
[本記事の前後(L)]