わさびぃさん、鈴木です。 以前のレスを読んでいないので見当外れのレスになるかも知れません がご容赦下さい。 まず、D-ＦＦ(LS７４？）の件ですが、ＪＫ−ＦＦ(LS161など）ではデータスルー にはならないので、これで検討されてはいかがでしょうか？ > ところが今になってあとアドレス２ピンがないために、 > 全部使えないことを知り、「なんだ！この石は？」と驚いています。 > （２Mbyteもエリアがあって、９ｘ９じゃ、なにをどうしても絶対２Mbyte > 使えないじゃないですか！！！） ちょっと疑問なんですが、このDRAMはワード(16bit）単位でR/Wしますから バイト単位でアクセスは基本的にできないと思いますが。 （私の勘違い？） お使いのシステムでは、このDRAMへのアクセスは常にワード単位でアク セスされるようになっていますよね？ もしそうなら、CPU側のアドレス線のＬＳＢはA0ではなくてA1がDRAMのアド レス線A0に接続されている必要があると思うのですが・・・・・ > とりあえず、自作のロジックでA19,A20をA9(DRAM側）に > 導こうと、考えて回路を考えました。 この必要性が良く判らないのですが？ CPUとDRAMのアドレス信号及びコントロール信号の接続を示して頂けると 有りがたいのですが。 > ここで、マニュアルのタイミングを見ましたら、 > CS3の↓がクロックの半波長（立下り）のところで発生しています。 > （マニュアル ７−１３ 図７．５ ２CAS方式） この図は間違いではありませんが、正確には巻末のＡＣタイミングを満足する 必要があります。Ｈ８では多くの場合ノーウエイトではＴ２ステートの立下りを基 準にしています。 また、アドレス信号をロジック等でデコードしたりする場合は、ＡＳ信号を加えて やらないとうまく動作しない場合が多いです。ＡＳ信号はアドレス信号が有効で あることを示す信号で、この信号を使わずに単純にデコードすると意図しない 出力が出てしまいます。と、言うよりもアドレス信号は常時何かが出力されてい ますので注意してください。 ご期待に添えたかどうか判りませんが、もう少し接続されている信号などが はっきり判れば回答しやすいと思います。 鈴木
