あいらんどです > > 確かＴｘＲＤＹはデータレジスタへの書き込みパルスの前縁（ＷＲ＊信号の > 立ち下がり）でクリアされるのではなかったかと思います。 > 若かりし日の記憶なので間違ってたらごめんなさい。 > 以下に沖のデータシートがありました。 http://www.okisemi.com/datadocs/doc-jpn/msm82c51a_2.pdf これの１０ページにある >「TRANSMITTER CONTROL AND FLAG TIMING （ASYNC MODE ）」 というタイトルのタイミングチャートを見るとＷＲ＊の立ち下がりで ＴｘＲＤＹがクリアしているように見えます。 また１２ページのＴｘＲＤＹ端子の説明（ＴｘＲＤＹステータスとは若干違 うとは思いますが）には以下の記載があります。 >「TXRDY はCPU がデータキャラクターを書き込むとWR 信号の前縁により >リセットされます。」 ＮＥＣの８２５１Ａがどうなのかは解りませんが >8251A の場合では >『ステータスの更新には、ある事象がステータスに >影響を与えてから、最大28クロック周期の遅延が許されます』 これはBREAKだとかエラーなんかのステータス遷移について言っている のではないでしょうか。
