廣田です。 miyamae wrote: > 方針を変えてＣのレベルで無駄を省くと、３秒までになりました。 > 意識的なｄｅｌｅｙは入れてないので、無駄を省けばその分速くなります。 > 周波数カウンターをクロックにつなぐと、速くなったか否か分かりやすいですね。 > 現在のクロックは平均で約８０Ｋｈｚになってます。 平均８０kHzで3秒は計算があいませんねぇ。周波数カウンタのサンプリング周期の 問題でしょうか？ 80kHzを昨日の式に入れると7秒近く掛かるはず。それとも私の計算違いか？ ---> to ALL 一度オシロやロジックアナライザで波形確認しながら、プログラム実行時間の机上 計算と波形を比較しながら確認する事をおすすめします。 > 未だハードの限界には、遠く及びませんが。 > こうゆう時にアセンブラが書けないと悲しいです。 アセンブラスキルは問いませんが、組込型の調整デバッグではオシロ、ロジアナ等の 測定器使用は必須です。設計するということはタイミングクリティカルの部分を予想 することでも有ります。 設計が正しいかどうかは測定器を使って波形観測をすることにより効率的に検証でき ます。ICEのPC画面をみてあれこれ悩むより速く正確に問題を発見できますので これら測定器の使用に馴れることをおすすめします。 馴れてくると、プログラム実行時のバス波形が頭に浮かぶように.......。 蛇足でした。では。 -- /****************************************************************************** Name: 廣田 正孝 "Hirota Masataka" E-mail address: mhirota@xxxxxxxxxxxxx ******************************************************************************/
