仙台電波高専の熊谷です．
久しぶりに投稿します．
>1bit期間
SCIのブロック図を見ると，送受信制御回路へのクロックは
ボーレートジェネレータから供給されるので，単純に最初の
クロックが出力されるまで待っているだけですね．
送受信用のシフトレジスタがデータバスから独立しているので，
これらの初期化のために最初のクロックが必要なんだと思います．
＃ダブルバッファ構成だから仕方ないんでしょうが，非同期クリア
＃くらい自動生成できてもいいのにと思うのは素人だから？
- SNCT Sendai National College of Technology ----------
熊谷 和志 KUMAGAI Kazushi
仙台電波工業高等専門学校 電子制御工学科
ckuma@xxxxxxxxxxxxxxxxxx http://www.sendai-ct.ac.jp/~ckuma/
Tel&Fax:022-391-6143(Dial-in), Fax:022-391-6144