こんにちは、神戸の澤です。 nisshan@xxxxxxxxxxxxxxxxxxxxxxxxxxx 2:12に書きました： >「シリアルにてデータを流し込むと、クロックのたびに、 >ポートnの出力がポートn+1にシフトして出力される」 >ものだと理解していますが(さっき知りました)、これだと >「ある特定のポートnだけをH/Lしたい」 >場合にはどのようにソフト制御すればいいのでしょうか? 簡単なコトです。毎回、全ビットを送出するんですよ(^_^;)。 ＃だから「スローでいいなら」という条件がつく シリアル->パラレルのシフトレジスタには、多くの場合出力イネーブルがあり ます。一旦データが消えても構わない用途ならコレをオフにして全ビット送り 込み、またオンにすれば済みますね。 もっと厳密にしたい場合は、出力側に出力ラッチを用意したものを使うか、も しくは自前で出力ラッチを用意し、全ビット送出後に再ラッチさせればOKです。 この辺はいわゆるロジック関係の教科書にはあんまり出てこないので、実践的 なロジック回路の参考集みたいな本を確保しておくとイイですよ。昔はトラ技 がその役割をしていましたが、今はもう...って感じですね。でもCQ出版の本 にいくつか良いものがあったかと思いますので、探して勉強してみてください。 -- ## from Kazutaka 'Zak' Sawa (ZakLab) ## ## e-Mail: mailto:zak.k.sawa@xxxxxxxxx ## ## http://homepage1.nifty.com/~zaklab/ ## ## ## ## すべてのメールはバカ者によって盗聴されている可能性があります ##
