"Kazutoshi Fukui" <fukui.kazutoshi@xxxxxxxxxxx> 様 おはようございます。 亀田@fellowです。 >ゲートアレーがSRAMにアクセスするタイミングを >H8側で制御したかったからです。 なるほど。ここがキモだったんですね。 私、勘違いしてました。(^^;) ごめんなさい。 >やはり変な使い方をせずに常識的な使い方をしろという >ことなのですね。 いえいえ。アイデアは凄く面白いと思いますよ。 常識的と言うのは言い換えれば「固定概念に囚われがち」 って事かもしれません。 私は設計は「自由な発想の元に可能性を見出す物」だと 考えていますので、望みがあるなら実現したい所ですね。 逆に「製品」を意識した設計に馴れてしまった頭だと こんな考えに到達しないかもしれないです。 私自身、勉強になりましたよ。(^^) >ゲートアレー側からBREQ信号を制御するように変更して >見ようと思います。 そうですか。(ちょっと未練が残りますね。(^^;)) バスがデッドロックする事を回避する手段と、 バス使用or開放のレインテンシを短くする事が課題に なりそうですね。 ポートから制御するなら、外部ロジックにパルスを送って BREQをステートマシンで制御して......って考えると、 結局ゲートアレイからBREQ制御するのと変わらないのかも。(^^;)(^^;) >ハイインピーダンスになるのに、チップセレクトだけは >なんでHiになるのですかね。（すみません。余計な話で...） 平田様もご回答されてますが、ワイヤードORは選択肢が狭くなり 辛いところですね。 特に、ワイヤードORはCPUのクロック周波数が高くなると Low → Highのトランジションに時間を食ってしまう(積分波形になる) ので、「RDもWTもCSもワイヤードOR」と言うよりは、 CS信号１つダケでもシャキッと立ち上がりの綺麗な波形で動作させたい 気がしますし。(こう考えるのは私だけかな？(^^;)) ではまた。 /*****************************/ Fellow System Co., LTD. 亀田 秀樹<kameda@xxxxxxxxxxxx> http://www.fellow.co.jp/ /*****************************/
