寺脇です。
こやさこさん、リプライありがとうございます。
結局、DRAMに行っているCSがデフォルト動作の入力になっており、
そこが、たまたま LOW になっていたために、CPUの出力とDRAMの出力が
かち合っていました。DRAM-CSをちゃんと制御したらば動くように
なりました。
> 余談：
> この投稿を見て過去に投稿されていた回路図を見ましたが、2本のCSを
> 両方同時にLoにできるようにしたのは意図的でしょうか。今後リードも
> できるように改造した時にはアクセスするアドレス次第で出力が衝突する
> 回路になってしまいそうな気がしたもので一応念のため書いてみました
> (^^;
なるべくアドレスデコードを単純化したかったので、このようにしました。
半田付けは得意ではないもので..(^^;)
おっしゃる通りアドレス次第では、データが衝突してしまいます。
--
Name :Katsuhiko Terawaki
Address:5-3 Tashita Hirano-aza Iizaka-machi Fukushima-city
Fukushima-prefecture Japan.
E-mail :wakky@xxxxxxxxxxxxxxxxxxx
URL :http://www.computerartisan.com
